Меню Закрыть

Микросхемы динамической памяти ядро организация

Микросхемы динамической памяти

Современные микросхемы DRAM имеют емкость 1-256 Мбит, время доступа45-250 нс и обычно организованы по 1, 4, 8, 9, 16, 18, 32 и 36 бит в корпусе с общими управляющими, а адресными сигналами. Микросхемы разрядностью 16/18 бит состоят из двух половин по 8/9 бит, эти половины имеют раздельные сигналы CAS# или (и) WE# , что обеспечивает возможность побайтного обращения. Микросхемы 32/36 бит делятся на четыре части. В зависимости от модификации микросхемы выбор байт для записи может осуществляться либо двумя (четырьмя) раздельными линиями CAS# при общей линии WE# , либо раздельными линиями WE# при общей линии CAS#.

Существуют 4-битные микросхемы с раздельными сигналами CAS# — QCAS (Quadro CAS), предназначенные для хранения бит паритета сразу четырёх байт.

Маркировка микросхем несёт информацию об изготовителе, объёме и организации матрицы, типе памяти, быстродействия, напряжения питания, дате изготовления и некоторую другую. Единой строгой системы, применимой ко всем микросхемам, нет. В обозначении можно выделить основную цифровую часть, которая для старых микросхем (емкостью до 1 Мбит) имеет примерно следующий вид:

После цифровой части через дефис или букву, определяющую тип корпуса, указывается классификация быстродействия — время доступа в единицах или десятках наносекунд. Быстродействие может указываться и отдельной надписью, например -6 и -60 означают время доступа 60 нс. Примеры основной части обозначения:

  • 1000, 1100 — 1Мx1бит;
  • 4000, 4100 — 4Мx1: 4400 — 1Мx4бит;
  • 16400, 17400, — 4Mx4; 16100 — 16Mх1; 16160 — 1Mx16;
  • 64400 — 16Mx4; 64800 — 8Mx8; 64160 — 4Mx16.

Например, микросхема MCM417400J70 является 16-мегабитной четырёхразрядной микросхемой памяти со временем доступа 70 нс. Буква J после обозначает тип корпуса SOJ и является разделителем для поля спецификации быстродействия. Производитель — Motorola.

Но эта форма обозначения соблюдается далеко не всегда, к примеру, есть 16-мегабитная микросхема с обозначением 2100.

Рис.10 Расположение выводов однобитных микросхем DRAM (* — A10 у микросхем 1Mx1 не используется)

Микросхемы могут упаковываться в DIP, ZIP, SOJ или TSOP-корпуса:

  • DIP
  • — (Dual In-line pin Package) — корпус с двухрядным расположением штырьковых выводов. Применяется для микросхем ёмкостью до 1 Мбит, устанавливаемых на системных платах XT, AT-286 и ранних AT-386 и на графических адаптерах VGA, SVGA.

  • ZIP
  • — (Zigzag In-line Pin Package) — корпус с зигзагообразным расположением штырьковых выводов. Иногда применяется на системных платах для установки видеопамяти.

  • SOJ
  • — (Small Outline J-Lead) — малогабаритный пластмассовый корпус с выводами, загнутыми в форме буквы J. Предназначен для поверхностного монтажа (используется в большинстве модулей SIMM и DIMM) или в графических адаптерах.

  • TSOP
  • — (Thin Small Outline Package) — тонкий пластмассовый корпус (примерно в два раза тоньше SOJ), для поверхностного монтажа.

Цоколевка распространённых микросхем, приводится на рис.10-12, назначение сигналов раскрывает табл.2.

Рис.11 Расположение выводов четырёхбитных микросхем DRAM (* — A9 у микросхем 256Кх4 не используется)

Рис.12 Расположение выводов двухбайтных микросхем DRAM.

Таблица 2. Сигналы микросхем динамической памяти

Сигнал

Назначение

Row Access Strobe — строб выборки адреса строки. По спаду сигнала начинается любой цикл обращения, низкий уровень сохраняется на всё время цикла. Перед началом следующего цикла сигнал должен находиться в неактивном состоянии (высокий уровень) не менее чем время презаряда RAS ( TRP — RAS precharge time)

Column Access Strobe — строб выбора адреса столбца. По спаду сигнала начинается цикл записи или чтения, минимальная длительность( TCAS ) определяется спецификацией быстродействия памяти. Минимальная длительность неактивного состояния между циклами (высокий уровень) должна быть не менее чем время предзаряда CAS ( TCP — CAS precharge time).

Multiplexed Address — мультиплексирование линии адреса. Во время спада сигнала RAS# на этих линиях присутствуют адрес строки, во время спада CAS# — адрес столбца. Адрес должен устанавливаться до спада соответствующего строба и удерживаться после него ещё некоторое время. Микросхемы с объёмом 4 М ячеек могут быть с симметричной организацией — 11 бит адреса строк и 11 бит адреса колонок или асимметричными — 12х10 бит соответственно.

Write Enable — разрешение записи. Данные записываются в выбранную ячейку либо по спаду CAS# при низком уровне WE# (Early Write — ранняя запись, обычный вариант), либо по спаду WE# при низком уровне CAS# (Delayed Write — задержанная запись). Переход WE# в низкий уровень и обратно при высоком уровне CAS# записи не вызывает, а только переводит выходной буфер EDO DRAM в высокоимпендансное состояние.

Output Enable — разрешение открытия выходного буфера при операции чтения. Высокий уровень сигнала в любой момент переводит выходной буфер в высокоимпендансное состояние.

Data Bit Input — входные данные (только для микросхем с однобитной организацией).

DB-Out

Data Bit Output — выходные данные (только для микросхем с однобитной организацией). Выходные буферы стандартных микросхем открыты только при сочетания низкого уровня сигналов RAS#, CAS#, 0E# и высокого уровня WE# ; при невыполнении любого из этих условий буферы переходят в высокоимпендансное состояние. У микросхем EDO выходные буферы открыты и после подъема CAS# . Логика управления предусматривает объединение выходов нескольких микросхем.

Data Bit — объединённые внутри микросхемы входные и выходные сигналы данных (объёдинение экономит количество выводов для микросхем с многобитной организацией).

No Connection — свободный выход.

Выбранной микросхемой памяти является та, на которую во время активности (низкого уровня) сигнала RAS# приходит сигнал CAS# (тоже низким уровнем). Тип обращения определяется сигналами WE# и CASH# . Некоторые новые микросхемы, ориентированные на применение в графических адаптерах, позволяют осуществлять запись через битовую маску (цикл WPBM — Write-Per-Bit Mask). Значение маски считывается с входов по спаду RAS# при низком уровне WE# , после чего запись по спаду CAS# будет произведена только в те биты, у которых значение маски было идентичным.

Микросхемы динамической памяти имеют сложные временные диаграммы для различных режимов работы. Из них можно выделить несколько важнейших временных параметров, с которыми иногда приходится сталкиваться при настройке параметров в BIOS Set up.

  • Время доступа TRAC (RAS Access Time) — задержка появления действительных данных на выходе относительно спада импульса RAS (см. рис.1). Этот основной параметр спецификации памяти, измеряемый в единицах или десятках наносекунд, обычно является последним элементом обозначения (ххх-7 и ххх-70 означают время доступа 70 нс). Для современных микросхем характерно время доступа 40-100 нс.
  • Время цикла (cycle time) — минимальный период между началами соседних циклов обращения ( TWC для записи и TRC для чтения). Для современных микросхем лежит в пределах 75-125 нс.
  • Время цикла (период следования импульсов CAS# ) в страничном режиме TPC (Page CAS Time- см. рис.1).
  • Длительность сигналов RAS# и CAS#TRAS и TCAS — минимальная длительность активной части (низкого уровня) стробирующих сигналов.
  • Время восстановления сигналов RAS и CAS TRP и TCP (RAS и CAS Precharge Time) — минимальное время нахождения соответствующих сигналов в высоком состоянии.
  • Время задержки между импульсами RAS# и CAS# TRCD (RAS to CAS Delay).

В табл.3 приведены типовые значения временных параметров, отвечающих конкретной спецификации быстродействия. На них можно ориентироваться при задании циклов обращений к памяти в BIOS Setup, но при этом необходимо учитывать, что микросхемы разных производителей могут несколько отличаться друг от друга по отдельным параметрам.

Таблица 3. Ключевые параметры временной диаграммы DRAM.

Интегральные микросхемы (ИМС) памяти организованы в виде матрицы ячеек, каждая из которых, в зависимости от разрядности ИМС, состоит из одного или более запоминающих элементов (ЗЭ) и имеет свой адрес. Каждый ЗЭ способен хранить один бит информации. Для ЗЭ любой полупроводниковой памяти характерны следующие свойства:

— два стабильных состояния, представляющие двоичные 0 и 1;

— в ЗЭ (хотя бы однажды) может быть произведена запись информации, посред­ством перевода его в одно из двух возможных состояний;

— для определения текущего состояния ЗЭ его содержимое может быть считано.

При матричной организации ИМС памяти (рис. 5.6) реализуется координатный принцип адресации ячеек. Адрес ячейки, поступающий по шине адреса ВМ, пропускается через логику выбора, где он разделяется на две составляющие: адрес строки и адрес столбца. Адреса строки и столбца запоминаются соответственно в регистре адреса строки и регистре адреса столбца микросхемы. Регистры соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, к которым подсоединены запоминающие матрицы, при этом каждый ЗЭ расположен на пересечении одной горизонтальной и одной вертикальной линии.

ЗЭ, объединенные общим «горизонтальным» проводом, принято называть строкой (row). Запоминающие элементы, подключенные к общему «вертикальному» проводу, называют столбцом (column). Фактически «вертикальных» проводов в микросхеме должно быть, по крайней мере, вдвое больше, чем это требуется для адресации, поскольку к каждому ЗЭ необходимо подключить линию, по которой будет передаваться считанная и записываемая информация.

Совокупность запоминающих элементов и логических схем, связанных с выбором строк и столбцов, называют ядром микросхемы памяти. Помимо ядра в ИМСI имеется еще интерфейсная логика, обеспечивающая взаимодействие ядра с внешним миром. В ее задачи, в частности, входят коммутация нужного столбца на вы­ход при считывании и на вход — при записи.

На физическую организацию ядра, как матрицы однобитовых ЗЭ, накладывает­ся логическая организация памяти, под которой понимается разрядность микросхемы, то есть количество линий ввода/вывода. Разрядность микросхемы определяет количество ЗЭ, имеющих один и тот же адрес (такая совокупность запоминающих элементов называется ячейкой), то есть каждый столбец содержит столько разря­дов, сколько есть линий ввода/вывода данных.

Для уменьшения числа контактов ИМС адреса строки и столбца в большин­стве микросхем подаются в микросхему через одни и те же контакты последова­тельно во времени (мультиплексируются) и запоминаются соответственно в реги­стре адреса строки и регистре адреса столбца микросхемы. Мультиплексирование обычно реализуется внешней по отношению к ИМС схемой.

Рис. 5.6. Структура микросхемы памяти

Для синхронизации процессов фиксации и обработки адресной информации внутри ИМС адрес строки (RA) сопровождается сигналом RAS (Row Address Strobe — строб строки), а адрес столбца (СА) — сигналом CAS (Column Address Strobe — строб столбца). Вторую букву в аббревиатурах RAS и CAS иногда рас­шифровывают как Access — «доступ», то есть имеется строб доступа к строке и строб доступа к столбцу. Чтобы стробирование было надежным, эти сигналы подаются с задержкой, достаточной для завершения переходных процессов на шине адреса и в адресных цепях микросхемы.

Сигнал выбора микросхемы CS (Crystal Select) разрешает работу ИМС и ис­пользуется для выбора определенной микросхемы в системах, состоящих из не­скольких ИМС. Вход WE (Write Enable — разрешение записи) определяет вид выполняемой операции (считывание или запись).

Записываемая информация, поступающая по шине данных, первоначально за­носится во входной регистр данных, а затем — в выбранную ячейку. При выполне­нии операции чтения информация из ячейки до ее выдачи на шину данных буферизируется в выходном регистре данных. Обычно роль входного и выходного выполняет один и тот же регистр. Усилители считывания/записи (УСЗ) служат для электрического согласования сигналов на линиях данных и внутренних сиг­налов ИМС. Обычно число УСЗ равно числу запоминающих элементов в строке матрицы, и все они при обращении к памяти подключаются к выбранной горизон­тальной линии. Каждая группа УСЗ, образующая ячейку, подключена к одному из столбцов матрицы, то есть выбор нужной ячейки в строке обеспечивается активи­зацией одной из вертикальных линий. На все время пока ИМС памяти не использует шину данных, информационные выходы микросхемы переводятся в третье (высокоимпедансное) состояние. Управление переключением в третье состояние обеспечивается сигналом ОЕ (Output Enable — разрешение выдачи выходных сиг­налов). Этот сигнал активизируется при выполнении операции чтения.

Для большинства перечисленных выше управляющих сигналов активным обыч­но считается их низкий уровень, что и показано на рис. 5.6.

Управление операциями с основной памятью осуществляется контроллером памяти. Обычно этот контроллер входит в состав центрального процессора либо реализуется в виде внешнего по отношению к памяти устройства. В последних типах ИМС памяти часть функций контроллера возлагается на микросхему памяти. Хотя работа ИМС памяти может быть организована как по синхронной, так и по асинхронной схеме, контроллер памяти — устройство синхронное, то есть сраба­тывающее исключительно по тактовым импульсам. По этой причине операции с памятью принято описывать с привязкой к тактам. В общем случае на каждую та­кую операцию требуется как минимум пять тактов, которые используются следующим образом:

1. Указание типа операции (чтение или запись) и установка адреса строки.

2. Формирование сигнала RAS.

3. Установка адреса столбца.

4 Формирование сигнала CAS.

5. Возврат сигналов RAS и CAS в неактивное состояние.

Данный перечень учитывает далеко не все необходимые действия, например регенерацию содержимого памяти в динамических ОЗУ.

Типовую процедуру доступа к памяти рассмотрим на примере чтения из ИМС с мультиплексированием адресов строк и столбцов. Сначала на входе WE уста­навливается уровень, соответствующий операции чтения, а на адресные контакты ИМС подается адрес строки, сопровождаемый сигналом RAS. По заднему фронту этого сигнала адрес запоминается в регистре адреса строки микросхемы, после чего дешифрируется. После стабилизации процессов, вызванных сигналом RAS, вы­бранная строка подключается к УСЗ. Далее на вход ИМС подается адрес столбца который по заднему фронту сигнала CAS заносится в регистр адреса столбца. Од­новременно подготавливается выходной регистр данных, куда после стабилиза­ции сигнала CAS загружается информация с выбранных УСЗ.

Разработчики микросхем памяти тратят значительные усилия на повышение быстродействия ИМС, которое принято характеризовать четырьмя параметрами (численные значения приводятся для типовой микросхемы динамической памяти емкостью 4 Мбит):

tRAS — минимальное время от перепада сигнала RAS с высокого уровня к низко­му до момента появления и стабилизации считанных данных на выходе ИМС. Среди приводившихся в начале главы характеристик быстродействия это со­ответствует времени доступа Тл (tRAS = 60 не);

— tRS — минимальное время от начала доступа к одной строке микросхемы памя­ти до начала доступа к следующей строке. Этот параметр также упоминался в начале главы как длительность цикла памяти Гц (tRC = 110 не при tRAS = 60 не); II tCAS — минимальное время от перепада сигнала CAS с высокого уровня к низко­му до момента появления и стабилизации считанных данных на выходе ИМС (XcAs = 15 не при tRAS = 60 не);

ТРС минимальное время от начала доступа к одному столбцу микросхемы па­мяти до начала доступа к следующему столбцу (tpc = 35 не при tRAS = 60 не).

Возможности «ускорения» ядра микросхемы ЗУ весьма ограничены и связаны в основном с миниатюризацией запоминающих элементов. Наибольшие успехи достигнуты в интерфейсной части ИМС, касаются они, главным образом, операции чтения, то есть способов доставки содержимого ячейки на шину данных. Наиболь­шее распространение получили следующие шесть фундаментальных подходов:- последовательный;

Микросхема динамической памяти состоит из миллионов элементов, каждый из которых хранит всего один бит информации. На физическом уровне элементы памяти объединяются в прямоугольную матрицу, горизонтальные линейки элементов называются строками (ROW), а вертикальные — столбцами (Column).
Элементы всей строки матрицы могут считываться в современных микросхемах динамической памяти в буферный регистр — этот набор ячеек принято называть страницей (Page). Из-за высокой интеграции микросхем памяти становится невозможным обратиться к ячейке памяти, установив на шине адреса адрес ячейки памяти полностью. Слишком много разрядов должна иметь эта шина. Поэтому шину адреса делают в два раза уже и устанавливают адрес дважды. Сначала адрес строки, затем адрес столбца. Чтобы различать, установка какой части адреса происходит вводятся дополнительные сигналы управления RAS и CAS. Адрес строки передается по шине адреса и принимается в регистр адреса строки микросхемы памяти по спаду импульса RAS (Row Access Strobe). Адрес колонки передается по этой же шине и принимается в регистр адреса колонки микросхемы памяти по спаду импульса CAS (Column Access Strobe). На пересечении линии строки и колонки находится элемент памяти.
Поскольку обращение (запись или чтение) к различным ячейкам памяти обычно происходит в случайном порядке, то для поддержания сохранности данных производится регулярная регенерация (Memory Refresh — "освежение" памяти) — регулярный циклический перебор ячеек памяти с холостыми циклами перезаписи. Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек.
Если динамическая память используется в видеобуферах графических адаптеров, то специальных циклов регенерации такая память не требует т.к. частота ее чтения для воспроизведения изображения на экране видеомонитора вполне достаточна для сохранения информации при чтении и сопровождающей чтение перезаписи.
Частоту регенерации можно определить следующим образом, если ток утечки составляет 0.1 нА, а емкость конденсатора порядка 0,1 пф, время разряда конденсатора на 1 вольт произойдет за время t порядка одной миллисекунды. Если считать такое падение напряжения максимально допустимым, то для выдачи состояния низкого или высокого уровня необходимо осуществлять периодическое восстановление информации (или ее регенерацию) с периодом t ref

Рис.1. Элемент динамической памяти на МОП- структурах.

При выборке данных транзистор VT1 выполняет функции ключа: при подаче сигнала на шину адреса строки он открывается и соединяет запоминающий конденсатор С1 с шиной столбца РШ (разрядной шиной). Емкость запоминающего конденсатора 0.1-0.2 пф, что значительно меньше емкости конденсатора шины (СШ), поэтому возникает незначительное изменение потенциала шины, которое усиливается при считывании информации высокочувствительными дифференциальными усилителями.
На вход дифференциального усилителя подается напряжение разрядной шины и опорное напряжение для определения разности. Опорный элемент построен аналогично запоминающему, он поддерживает опорное напряжение U0. В каждом столбце матрицы памяти расположены усилители, к которым подключаются элементы памяти и элементы, поддерживающие опорное напряжение. Считан может быть сигнал только с одного элемента памяти столбца, ключи остальных элементов в это время закрыты, но открыты все элементы строки. При этом заряды всей строки поступают на усилители и через некоторое время могут быть считаны. Такая операция называется активизацией строки.
Сигнал с выхода чувствительного дифференциального усилителя подается на формирующий выходной сигнал триггер-усилитель, выполняющий также функции элемента, который автоматически осуществляет регенерацию информации. Еще раз подчеркнем, что регенерация информации в рассматриваемой схеме производится сразу во всей строке. Считывание информации происходит при при установке сигнала Read на шине управления, при директиве Write происходит запись информации. Пока строка остается активной, возможны считывание или запись и других ячеек памяти. После того, как истекает время активности строки происходит закрытие строки, которое сопровождается подзарядкой (Precharge) элементов памяти строки. Последующее считывание данных этой строки невозможно без ее повторной активизации (установки адреса строки).

Микросхема динамической памяти

Главные особенности микросхем динамической памяти заключаются в следующем:

  • отсутствуют источники для питания элементов запоминающих ячеек;
  • необходимы логические схемы, обеспечивающие регенерацию информации;
  • максимально проста схема накопителя, обеспечивающая минимум занимаемой площади;
  • мала потребляемая мощность, поскольку динамический запоминающий элемент не потребляет тока в отрезки времени, когда к нему не происходит обращение.
    Для формирования внутренних сигналов, управляющих включением и выключением в определенной последовательности различных узлов микросхемы, в структуре микросхемы предусмотрена схема управления. Входные, выходные и управляющие сигналы микросхемы памяти: RAS (Row Adress Strobe) — строб адреса строки; CAS (Column Adress Strobe) — строб адреса столбца; WR (записьчтение); вход данных — DI; выход данных — DO. Микросхема имеет усилители считывания и регенерации в каждом столбце матрицы, регистр адреса, дешифраторы адреса строк и адреса столбцов, устройство управления и устройство ввода и вывода данных. Структура микросхемы приведена на рис.2.

Рис.2. Структура микросхемы динамической памяти

На линиях RAS (row address strobe — строб адреса строки) и CAS (column address strobe — строб адреса столбца) в спокойном состоянии поддерживается высокий уровень сигнала, что означает, что никакой информации на адресных линиях нет и никаких действий, связанных с чтением или записью данных. В случае строчной регенерации, регенерация информации осуществляется путем обращения к каждой строке динамической памяти перебором строчных адресов в любом режиме работы.
В современных микросхемах памяти регенерацию производит устройство регенерации, встроенное в микросхему памяти. Нарушение режима регенерации может привести к нарушению логических состояний микросхем памяти. Поэтому в схемах регенерации применяются защитные схемы, поддерживающие истинность логических состояний элементов матрицы микросхемы памяти совместно с генератором циклов регенерации.
Микросхема подключается к шине адреса и данных. Линии адреса служат для выбора адреса ячейки памяти, а линии данных — для чтения или записи данных в память.
Низкий уровень сигнала W/R готовит микросхему к считыванию состояния шины данных и записи полученной информации в соответствующую ячейку, а высокий, наоборот, заставляет считать содержимое ячейки и установить его на линиях шины данных. Использование одной и той же шины данных для вывода данных и для чтения данных позволяет в два раза уменьшить количество выводов шины данных. Это, как и уменьшение ширины шины адреса позволяет уменьшить размеры микросхемы, а значит, получить более высокие рабочие частоты.
Рассмотрим, какие факты мешают повышению рабочей частоты микросхемы памяти:
1. Скорости распространения электрических сигналов ограничены, поэтому длины проводников, подведенных к различным ножкам микросхемы, не должны сильно отличаться друг от друга, иначе сигнал от одного вывода будет опережать сигнал от другого.
2. Длины проводников не должны быть очень велики, задержка распространения сигнала не позволит повысить быстродействие.
3. Любой проводник действует как приемная и как передающая антенна, создавая помехи. Уровень помех резко усиливается с ростом тактовой частоты.
4. Любой проводник обладает электрической емкостью. Чем больше емкость, тем меньше скорость передачи данных.
Совмещение выводов шины для вывода и ввода данных увеличивает скорость обмена с памятью, но не позволяет осуществлять чтение и запись одновременно.
Интересно, что в первых компьютерах специальная схема приостанавливала (прерывала) работу процессора на время регенерации, для управления процессом регенерации.
На рис.2 приведена микросхема асинхронной динамической памяти, в которой разрядность данных — 1 бит. Далее мы узнаем как совершенствовалась память и чем отличается синхронная динамическая память от асинхронной. А сейчас поговорим об организации микросхем памяти и построении модулей памяти.
Микросхемы памяти могут иметь и другую организацию. Например, распространенные (2006г.) микросхемы (чипы) синхронной динамической памяти DDR SDRAM фирмы Samsung : K 4 H 5 6 0 8 3 8 E — T C B 3(рис.3) имеют емкость 36 мегабайт (256 мегабит). Адресуемая ячейка памяти чипа 8 битная.

Рис.3. Микросхема памяти DDR SDRAM фирмы Samsung

Для того, чтобы исключить ожидания при регенерации считанных данных, современные микросхемы памяти имеют несколько матриц. Последовательные обращения к данным при чтении будут происходить без задержек, если последовательные ячейки памяти расположены на разных матрицах. Таким образом можно избежать задержек на регенерацию при чтении последовательных данных. Рассматриваемая нами микросхема имеет 4 матрицы (допускает при построении модуля памяти использование четырех банков памяти).

Не нашли то, что искали? Воспользуйтесь поиском:

Читайте также:  Разгон amd a4 3400

Рекомендуем к прочтению

Добавить комментарий

Ваш адрес email не будет опубликован.